工作描述:

在先进28纳米/16纳米/10纳米/7纳米工艺节点上设计SOC芯片。主要负责从网表到GDSII版图设计，诸如布图，布局布线，行为综合，时序验证，可测性设计，可制造性设计，时钟设计，电路特性设计，DRC/LVS，IP模块设计，模拟电路设计，封装基板设计，标准单元库/Memory单元库版图设计，信号完整性功耗完整性仿真。

1,电子信息与工程，微电子，计算机科学与技术，电路与系统工程专业应届本科毕业生，硕士毕业生优先。大三/大四实习生。

2,有多于一年相关工作与实习经验者优先

3,掌握理解基本模拟电路设计或数字电路设计

4,熟悉spice, Verilog/VHDL语言，版图设计工具

5,熟悉C，Perl, Tcl, Python等编程语言

6,熟悉Synopsys/Cadence/Mentor公司的EDA工具者优先

7,熟练的英文书写和口语技能

8,有团队合作精神